快樂蝦

http://blog.csdn.net/lights_joy/

lights@hb165.com

本文適用于

ADI bf561 DSP

uclinux-2008r1.5-rc3 ( 移植到 vdsp5)

Visual DSP++ 5.0(update 5)

歡迎轉載，但請保留作者信息

ENTRY(_real_start)

[ -- sp ] = reti;

p0.l = lo(WDOGA_CTL);

p0.h = hi(WDOGA_CTL);

r0 = 0xAD6(z);

w[p0] = r0; /* watchdog off for now */

ssync;

這個是 _real_start 的開始，不知為何這里要將 reti 入棧？此時 SP 仍然指向 scratch pad ，下面馬上就要改變 SP 指針了。

Watchdog 就比較好理解了，下面是 WDOGA_CTL 寄存器的意義：

1 參考資料

head.s 分析 (1) ：保存 u-boot 傳遞過來的指針 (2009-1-19)

head.s 分析 (2) ： SYSCFG 配置 (2009-1-19)

head.s 分析 (3) ：數據及指針寄存器清 0 (2009-1-19)

head.s 分析 (4) ：關閉 CACHE (2009-01-19)

head.s 分析 (5) ：關閉串口 (2009-01-19)

head.s 分析 (6) ：棧指針初始化 (2009-01-19)

head.s 分析 (7) ： init_early_exception_vectors (2009-1-19)

head.s 分析 (8) ：配置 PLL 及 SDRAM (2009-01-20)

head.s 分析 (9) ： EBIU 配置 (2009-01-20)

head.s 分析 (10) ：轉入中斷 15 (2009-01-20)

head.s分析(11)：關閉WATCHDOG